2021-5-8



HSEDA

EP4CE30/40 VER6.1 硬件用户手册

目 录

目 录 **1**

第一章 硬件说明 **3**

1.【产品定位】 3
2.【产品特色】 3
3.FPGA 核心板资源 5
4.实验准备 6
1.开发板的供电 *6*
2.LCD 接口 *6*
3.配置端口 *6*
4.与 EDA 底板进行连接时的注意事项 *6*
5.原理图 6
6.开发板布局图 8
7.系统结构图 8

第二章 器件特性和电路分析说明 **10**

一. 简介 10
1. 主要的器件和特性 10
1. 配置芯片串行 FLASH *10*
2. DDR2 DRAM *10*
3. 1602 LCD 接口 *10*
4. 时钟源 *10*
5. LED *10*
6. 按键 *10*
7. 电源 *10*
8. 扩展 I/O 端口 *10*
9. TF 卡接口 *10*
10. TFT LCD 接口 *11*
11. USB 转 RS232 接口 *11*
12. 千兆网络 *11*
13. USB2.0 接口 *11*
14. 实时时钟 DS1302 ..... *11*
15. QSPI FLASH *11*
16. EEPROM 24LC04 ..... *11*
二. 可选配套扩展模块列表 11
三. 电路分析和说明 13
1.说明 *13*
2.发光二极管（LED） *13*
3. 按键 *13*
5. LCD 接口(LCD1602，7 寸 LCD) *13*
6. USB2.0 通讯接口 *15*
7. 高速 DDR2 DRAM U6 ..... *17*
8.串行 Flash（EPCS 配置芯片） *18*
9. QSPI FLASH *19*
10. EEPROM 24LC04 ..... *19*
11. 实时时钟 DS1302 ..... *20*
12. 千兆网络 *21*
13. JTAG 接口 *22*
14.时钟源 *23*
15.复位电路 *23*
16.电源 *24*
17.USB 转 RS232 接口 *25*
18.SD 卡 *25*
19.LVDS 接口 *26*
20.扩展接口 J6 和 J7，J11 ..... *27*

http://www.hseda.com

第三章 核心板与不同模块组合实验展示 32

与摄像头+TFT3.2 寸触摸屏+AD 模块组合 32
与 3 块双通道 AD 模块组合成 6 路 AD 数据采集系统 32
与 7 寸 LCD 连接 32
混合搭配 33
与 EDA7.0 主板组合成 EDA+SOPC 开发系统 34
与 EDA6.1 主板组合成 EDA+SOPC 综合教学开发系统 34
双 MT9M001 摄像头实验 34
双 MT9M034 高清摄像头实验 36
AD/DA 虚拟仪器实验 37

http://www.hseda.com

第一章 硬件说明

EP4CE30 CYCLONE IV VER6.1 FPGA 开发板

1.【产品定位】

基于 Altera Cyclone IV 的 FPGA 的综合性软硬件结合开发平台。

- 核心板体积小巧 10*8CM，可以直接做为一块多功能模块插到用户平台，缩短产品开发周期。
- Altera SOPC EDA 系列软件的学习和应用。
- VHDL、Verilog HDL 学习开发。
- NIOS II 软核系统、NIOS II IDE（HAL）学习和应用开发。
- NIOSII 的 uClinux 系统学习和应用开发。
- FPGA 的嵌入式系统学习和应用开发。
- FPGA 的 IP 验证和开发。
- 千兆网络 UDP/TCP/IP 网络协议栈的学习和应用开发。
- USB2.0 通讯实验和开发。
- 嵌入式应用系统外设学习和应用开发，DDR2 DRAM、FLASH 存储器接口、RS232 接口、LCD 接口等；

2.【产品特色】



- 提供完整的 Altera FPGA 软硬件开发实现平台，充分展示 FPGA 开发的灵活性，领略 NIOSII 软核系统的开发魅力。套件中相关软件包括：Quartus II 11.0(SOPC Build,SignalTap II),NIOS II 11.0 提供基于 NIOS II IDE HAL 的 UCOS II(LWIP)应用开发实现平台。
- 丰富的外设资源： 16 位 1Gb DDR2 DRAM，64Mb FLASH，一个 128Mb QFLASH，一个 4Kb EEPROM,一个实时时钟芯片，1 个 USB 转 UART 接口，一个 USB2.0 接口，一个千兆网络接口，5 个按键， 4 位 LED 显示， LCD 显示接口和 16X2LCD.一个 7 寸 LCD 接口。
- 良好的扩展性能，开发板引出了 NIOS II 系统 Avalon 总线和未使用的 FPGA IO 引脚，组合成 120 芯的扩展接口（J6，J7，J11），可以驳接音频输入输出卡，视频输入输出卡， AD，DA 卡。
- 学习型和开发型适合不同需求。采用 EP4CE30F23C8N(FBGA484 封装)或 EP4CE40F23C8N 器件,2 种芯片完全兼容。我们用的芯片资源如下 ：

Table 1–1. Resources for the Cyclone IV E Device Family

Resources	EP4CE6	EP4CE10	EP4CE15	EP4CE22	EP4CE30	EP4CE40	EP4CE55	EP4CE75	EP4CE115
Logic elements (LEs)	6,272	10,320	15,408	22,320	28,848	39,600	55,856	75,408	114,480
Embedded memory (Kbits)	270	414	504	594	594	1,134	2,340	2,745	3,888
Embedded 18 × 18 multipliers	15	23	56	66	66	116	154	200	266
General-purpose PLLs	2	2	4	4	4	4	4	4	4
Global Clock Networks	10	10	20	20	20	20	20	20	20
User I/O Banks	8	8	8	8	8	8	8	8	8
Maximum user I/O (1)	179	179	343	153	532	532	374	426	528

EP4CE30 CYCLONE IV V6.1 NIOS II 开发套件是一个功能完备的开发产品，涵盖了现代电子设计和计算机开发的多个前沿领域：HDL 语言、EDA 软件，SOPC，软核 IP，操作系统，网络系统等等，每一项都是一个广阔的领域，都可以在开发系统内验证、学习和开发，实现了有限投入，几乎无限的收益。是学习和开发的极佳伴侣。用户也可以直接嵌入到您的产品中做为高性能的核心板

http://www.hseda.com

3.FPGA 核心板资源

HSEP4CE30/40 VER6.1 CycloneIV FPGA 核心板资源

编号	外设	数量	说明
1	FPGA 芯片	1	EP4CE30F23C8N(FBGA484 封装）,Speed Grade 8，Logic Elements 28848,Memory Bits 608256,Embedded Multipliers 132,Global Clocks 20,I/O 533，PLLs 4
2	DDR2	1	一片高速 DDR2 DRAM,型号 :MT47H64M16HR-3IT ,容量 :1Gbit（128M*16bit），16bit 总线。FPGA 跟 DDR2 之间的读写的时钟频率最高 166.7MHz，数据频率最高可达 333MHz
3	串行 FLASH	1	标配 M25P64(64Mbit)，选配 M25P128(128Mbit),烧写固件或 NIOS 程序以及用户数据。
4	QSPI FLASH	1	一片 128Mbit 大小的 Quad-SPI FLASH 芯片用于存储用户数据或文件，芯片型号为 W25Q128.一片 128Mbit 大小的 Quad-SPI FLASH 芯片用于存储用户数据或文件.
5	EEPROM	1	一片 EEPROM，型号为 24LC04,容量为：4Kbit（2*256*8bit）
6	TF/SD 卡座	1	提供一个标准的 TF 卡插槽，支持 FAT16，FAT32 数据格式存储
7	USB 转串口	1	通过 PL2302 USB 转串口芯片，用户可以用一根 USB 线将它连接到上 PC 的 USB 口进行串口数据通信
8	USB2.0	1	通过 Cypress CY7C68013A USB2.0 控制器芯片实现 PC 与 FPGA 间的高速数据通信，支持低速（12Mbit/s）以及全速（480Mbit/s）模式。并提供独立复位按键，和固件独立屏蔽跳线，方便用户独立开发 USB2.0 接口
9	千兆网络	1	通过 Realtek RTL8211EG 以太网芯片为用户提供千兆网络通信服务。TL8211EG 芯片支持 10/100/1000 Mbps 自适应网络传输速率，由于布线合理，网络能长期高速稳定的运行在 800Mbps 传输速度
10	时钟	2	2 个源时钟 50M,27M 方便用户使用和分频处理,用户可以自行更换其他频率 ,还可以使用 USB2.0 芯片 68013 的 IFCLK,CLKOUT 做时钟使用
11	实时时钟	1	实时时钟 RTC 芯片，型号 DS1302，它的功能是提供到 2099 年内的日历功能，年月日时分秒还有星期。并预留电池接口，接标准的笔记本电池，可以实现长期时钟精确走时。
12	LCD	1	J4,一个标准 LCD1602 液晶接口 ,NIOS IP 核直接支持。独立 I/0，也可以做用户 I/O
13	TFT LCD 接口	1	提供一个标准的 40PIN 的 TFT7 寸 LCD 屏的接口。可以直接连接我们的 7 英寸 LCD 屏
14	琴键开关	4	带上拉电位，用户按键输入。
15	电源	3	5V，3.3V/2A,1.2V/800MA,2.5V/800MA，1.8V/800MA 独立引出方便用户使用和测试
16	JTAG 端口	1	在线调试 FPGA,NIOS 读写 FLASH，固化用户程序和固件，并加 ESD 保护电路 ,防止烧坏 JTAG 端口 ,造成昂贵 FPGA 芯片报废。

Email:hseda©163.com Web：http://www.hseda.com


17	LVDS	6	在 J11 BANK6 引出独立的 6 对 LVDS 接口 ,可以通过调整 BANK6 电压选择不同电平标准,有独立 LDO 供电芯片。默认 3.3V
18	LED	4	4 个独立 IO 接口 LED，用户可以自己定义
19	系统主复位	1	系统复位按键，带上拉。也可以做为用户按键输入。
20	PCB 布线		高速 6 层 PCB 布线，资深工程师手工布线，并进行 EMC 仿真分析，从而保证系统高速运行。尺寸：(100mm X 82mm)
21	扩展 I/O	6	（J6)38+(J7)38+(J11)38+(J4)11=125 个（引出独立 I/O）。其中 J6，J7,J11 三个扩展 IO 可以互换兼容接插我们的各种扩展模块

4.实验准备

1.开发板的供电


供电方法,

外部电源供电：



我们提供的 USB 转 DC 供电线通过 J8 端口进行供电.注意供电电压 5V，极性是内正外负。不要插错。否则容易烧毁.

也可以通过板上的 USB2.0 接口进行供电，如果不需要 USB 接口供电，可以去掉 R54 电阻就可以了。



2.LCD 接口.

板上预留了 2 个 LCD 接口,J4 插入 LCD1602 液晶，J5 接 7 寸，4.3 寸 LCD

3.配置端口

板上有 1JTAG 个配置端口，JTAG 端口是用来配置 FPGA,并对 FLASH 配置,一般调试的时候使用这个端口，下载调试.SOF 文件，或是通过 JTAG 端口将.JIC 文件固化到串行 FLASH。.

4.与 EDA 底板进行连接时的注意事项


将 NIOS 核心板与 EDA 底板进行连接的时要注意 J6 对应 EDA 底板的 J6 ，J7 对应底板的 J7.不要插错位置或是插反方向.由于插在 EDA 底板上面的时候要与 EDA 底板构成一个比较大的应用系统.有可能会出现硬件冲突.您不用的外设请将其屏蔽.用户应该仔细阅读使用说明书 EDA 底板的原理图.

5.原理图

（见附页）

以下是我们的原理图的顶层结构图，具体原理图请看我们的配套的原理图附录：


http://www.hseda.com


GNET
GNET.SchDoc
E_RXD[0..7]
E_TXC
E_MDIO
E_TXD[0..7]
E_MDC
E_TXER
E_TXEN
E_GTXC
E_CRS
E_COL
E_RXER
E_RESET
E_RXC
E_RXDV
POWER
POWER.SchDoc
FPGA2
FPGA2.SchDoc
E_RXD[0..7]
E_TXC
E_MDIO
E_TXD[0..7]
E_MDC
E_TXER
E_TXEN
E_GTXC
E_CRS
E_COL
E_RXER
E_RESET
E_RXC
E_RXDV
AS PORT
JTAG PORT
LCD_D[0..7]
LCD_E
LCD_RW
LCD_RS
QSPI_CLK
QSPI_IO[0..3]
QSPI_CS
E2PROM_SCL
E2PROM_SDA
S[1..4]
SYS_RESET
LED[0..3]
RTC_DATA
RTC_SCLK
RTC_RST
LCD
LCD.SchDoc
LCD_D[0..7]
LCD_E
LCD_RW
LCD_RS
LCD_ADJ
LCD_DE
LCD_B[5..0]
LCD_G[5..0]
LCD_R[5..0]
LCD_CLK
LCD_MODE
LCD_HS
LCD_VS
LCD_LR
LCD_UD
interface.SchDoc
interface
QSPI_CLK
QSPI_IO[0..3]
QSPI_CS
E2PROM_SCL
E2PROM_SDA
S[1..4]
SYS_RESET
LED[0..3]
RTC_DATA
RTC_SCLK
RTC_RST
TF_CMD
TF_CLK
TF_DATA[0..3]
RXD
TXD
FPGA1
FPGA1.SchDoc
LCD_ADJ
LCD_DE
LCD_B[5..0]
LCD_G[5..0]
LCD_R[5..0]
LCD_CLK
LCD_MODE
LCD_HS
LCD_VS
LCD_LR
LCD_UD
TF_CMD
TF_CLK
TF_DATA[0..3]
FPGA3
FPGA3.SchDoc
RXD
TXD
USB20.SchDoc
USB2.0
USB_FD[0..15]
USB_SLRD
USB_PA[0..7]
USB_SLWR
USB_CLKOUT
USB_IFCLK
USB_FLAGA
USB_FLAGB
USB_FLAGC
DDR2 DRAM
DDR2.SchDoc
DDR2_CKE
DDR2_A[0..15]
DDR2_RAS
DDR2_CAS
DDR2_WE
DDR2_CS
DDR2_BA0
DDR2_BA1
DDR2_D[0..15]
DDR2_DM0
DDR2_DM1
DDR2_CLKP
DDR2_CLKN
DDR2_DQS1
DDR2_DQS0
DDR2_ODT
DDR2_BA2
FPGA4
FPGA4.SchDoc
DDR2_CKE
DDR2_A[0..15]
DDR2_RAS
DDR2_CAS
DDR2_WE
DDR2_CS
DDR2_BA0
DDR2_BA1
DDR2_D[0..15]
DDR2_DM0
DDR2_DM1
DDR2_CLKP
DDR2_CLKN
DDR2_DQS1
DDR2_DQS0
DDR2_ODT
DDR2_BA2


http://www

6.开发板布局图


开发板顶层布局



开发板背面布局



7.系统结构图


EP4CE30 cyclone IV VER6.1 FPGA核心板系统结构图
TFT 7英寸LCD接口
电源模块3.3V/2A,2.5V/800MA
1.2V/800MA,1.8V/800MA，BANK6 LDO
16bit
1Gbit DDR2
128M *16bit
Altera SoC
DSP Builder
ModelSim.
Nios II
QUARTUS II
TF Card Socket
SanDisk
16GB
128Mb 串行
QFLASH
LEDS（4个）
24LC04
EEPROM
LCD1602液晶
hseda eda 4.0
Welcome to hseda
ALTERA
Cyclone V
EP4CE30F23C7
10M/100M/1000M网络接口
DS1302实时
时钟
USB输出
USB转RS232
扩展I/O
接口
独立
I/O125
个输出
Camera
TFT LCD
USB2.0输出
CY7C68013
www.hseda.com
JTAG J2
串行配置芯片
（串行FLASH）
64Mb或128M bit
JTAG 端口带
EDS保护
带上拉琴键开
关（5个）
AD/DA模块


引出IO焊接说明
VER6.1
默认J6 J7正面焊接双排针
选A结构J6 J7不焊接
选B结构J6 J7背面焊接母排座

第二章 器件特性和电路分析说明

一. 简介

这套开发板主要是面向FPGA的设计人员，或者对FPGA开发感兴趣的爱好者。所以本着简单实用、扩展性好、源码丰富的设计原则设计，特别适合设计人员作为产品开发的原型验证板或者IC前端设计验证板当然也非常适合个人学习。

同时，这套开发板也提供了一个SOPC（System On Programming Chip）平台，可以实现嵌入式的软CPU，如NIOS II，Open RISC等，为嵌入式电子产品设计提供了又一种选择。

1. 主要的器件和特性

Altera Cyclone IV EP4CE30F23C8N,采用FBG484表贴封装,用户如果需要大容量芯片可以联系我们定制，可以直接更换EP4CE40C7N芯片。或是更高速度的EP4CE30C6N芯片（这样可以将DDR2运行在200MHZ时钟频率，也就是我们常说的DDR2 800）



1. 配置芯片串行FLASH

采用标准M25P60(100%兼容EPCS64 64MB）配置芯片进行配置，可以烧写多配置文件。避免单独使用CPLD+FLASH进行配置不能做很多EDA实验的麻烦和烧写不便 ，这样虽然增加了系统成本。支持EPCS64和EPCS128(标准配上是M25P64,增强配置是M25P128)。

2. DDR2 DRAM

一片高速 DDR2 DRAM,型号：MT47H64M16HR-3IT，容量：1Gbit（128M*16bit），16bit 总线。FPGA 跟 DDR2 之间的读写的时钟频率最高 166.7MHz，数据频率最高可达 333MHz

3. 1602 LCD 接口

支持标准的1602带背光字符型液晶模块；

4. 时钟源

板上带有 2 个有源晶振分别为 50M 和 27M 。可以满足大数项目需求。并同时为用户提供 4 个高速外部时钟输入端，全部连接到 GCLK 引脚，避免时间延时。满足部分用户做系统时钟同步输入或其他特殊需求。

5. LED

4 个标准独立 LED，独立 I/O.

6. 按键

4 个上拉琴键，可以满足很多项目需求。

7. 电源

核心板提供3.3V/3A，1.2V/800MA,2.5V/800MA电源，并对BANK6设立了单独的LDO芯片位置，这样可以单独改变BANK6的电平，默认是3.3V. 并对所有电源都进行了引出，方便用户使用。

8. 扩展 I/O 端口

一共有6个独立引出I/O端口，方便用户的扩展和使用，全部引出的独立I/O总数：

（J6)38+(J7)38+(J11)38+(J4)11=125个（引出独立I/O）。其中J6，J7,J11三个扩展IO可以互换兼容接插我们的各种扩展模块

9. TF 卡接口

https://www.hseda.com

Email:hseda©163.com Web：http://www.hseda.com

提供一个标准的 TF 卡插槽，支持 FAT16，FAT32 数据格式存储

10. TFT LCD 接口

提供一个标准的 40PIN 的 TFT 7 寸 LCD 屏的接口。可以直接连接我们的 4,3 寸和 7 寸屏，接口直接兼容原子开发板的 LCD 屏。

11. USB 转 RS232 接口

提供一个 USB 转串口电路，可以方便的实现 RS232 的串口通讯。

12. 千兆网络

通过 Realtek RTL8211EG 以太网芯片为用户提供千兆网络通信服务。TL8211EG 芯片支持 10/100/1000 Mbps 自协商网络传输速率，由于布线合理，网络能长期高速稳定的运行在 800Mbps 传输速度

13. USB2.0 接口

通过 Cypress CY7C68013A USB2.0 控制器芯片实现 PC 与 FPGA 间的高速数据通信，支持低速（12Mbit/s）以及全速（480Mbit/s）模式。并提供独立复位按键，和固件独立屏蔽跳线，方便用户独立开发 USB2.0 接口

14. 实时时钟 DS1302

开发板板载了一片实时时钟 RTC 芯片，型号 DS1302，他的功能是提供到 2099 年内的日历功能，年月日时分秒还有星期

15. QSPI FLASH

开发板上使用了一片 128Mbit 大小的 Quad-SPI FLASH 芯片用于存储用户数据或文件，芯片型号为 W25Q128，它使用 3.3V CMOS 电压标准。由于它的非易失特性，在使用中， QSPI FLASH 可以作为用户数据的掉电存储。主要包括用户数据，图像信息和系统文件等等。

16. EEPROM 24LC04

开发板板载了一片 EEPROM，型号为 24LC04,容量为：4Kbit（2*256*8bit），由 2 个 256byte 的 block 组成,通过 IIC 总线进行通信。板载 EEPROM 就是为了学习 IIC 总线的通信方式

二. 可选配套扩展模块列表

用户可以根据自己的实际需求选择我们不同的核心板组合成不同的应用系统，目前我们提供差不多 30 种不同种类的核心板，可以满足用户的各种需求。

http://www.hseda.com



TFT2.8寸
触摸屏
TFT3.2英寸触摸屏
TFT7寸LCD
千兆网络模块
网络TFT7寸屏
USB接口板
双摄像头
7英寸LCD
30bitVGA
立体视觉
接口板
OV7670摄像头
VER1.0模块
130W像素
高清摄像头
OV7725摄像头
OV7670摄像头
模块VER2.0
24bitAD+高速DA
高速AD/DA
扩展板VER2.0
ADC0804+DA
VER1.0扩展板
16bit 8通道
AD模块
65MSPS
双通道高速AD
USB2.0/VGA
SD扩展板
EDA6.1主板
EDA7.0主板
SAA7113
SAA7128
VDIEO3.1
24bitVGA
音频扩展板
CF/SD卡
音频采集
USB BLASTER
下载器VER.C
USB BLASTER
原厂方案版

三. 电路分析和说明


1.说明

由于电路可能会后续升级，这部分只作为参考，具体版本请看配套光盘的原理图。

2.发光二极管（LED）




电路连接




LED 对应管脚		
器件名	网络名	FPGA 映射管脚
LED1	LED0	PIN_E9
LED2	LED1	PIN_G9
LED3	LED2	PIN_F8
LED4	LED3	PIN_E7

3. 按键



电路连接





板上按键对应管脚		
器件名	网络名	FPGA 映射管脚
S1	S1	PIN_D2
S2	S2	PIN_C1
S3	S3	PIN_C2
S4	S4	PIN_B1
S5	SYSRESET	PIN_E4

5. LCD 接口(LCD1602，4.3 寸，7 寸 LCD)

电路连接









LCD1602 对应管脚(J4)

器件名	网络名	FPGA 映射管脚
D0	LCD_D0	PIN_E1
D1	LCD_D1	PIN_F2
D2	LCD_D2	PIN_F1
D3	LCD_D3	PIN_H2
D4	LCD_D4	PIN_H1
D5	LCD_D5	PIN_J3
D6	LCD_D6	PIN_J2
D7	LCD_D7	PIN_J1
E	LCD_E	PIN_G4
RW	LCD_RW	PIN_G5
RS	LCD_RS	PIN_E3







TFT7,4,3 寸 LCD 对应管脚（J5)(与 J6 复用,兼容原子开发板屏）

器件名	网络名	FPGA 映射管脚	7 寸 LCD 接口名
J5-1			GND
J5-2			GND
J5-3	J6P6	PIN_F11	LCD_R0
J5-4	J6P7	PIN_E11	LCD_R1
J5-5	J6P8	PIN_E12	LCD_R2
J5-6	J6P9	PIN_G13	LCD_R3

J5-7	J6P10	PIN_F13	LCD_R4
J5-8	J6P11	PIN_E13	LCD_R5
J5-9	J6P12	PIN_D13	LCD_R6
J5-10	J6P13	PIN_C13	LCD_R7
J5-11			GND
J5-12	J6P14	PIN_B13	LCD_G0
J5-13	J6P15	PIN_A13	LCD_G1
J5-14	J6P16	PIN_G14	LCD_G2
J5-15	J6P17	PIN_F14	LCD_G3
J5-16	J6P18	PIN_E14	LCD_G4
J5-17	J6P19	PIN_B14	LCD_G5
J5-18	J6P20	PIN_A14	LCD_G6
J5-19	J6P21	PIN_G15	LCD_G7
J5-20			GND
J5-21	J6P22	PIN_F15	LCD_B0
J5-22	J6P23	PIN_E15	LCD_B1
J5-23	J6P24	PIN_D15	LCD_B2
J5-24	J6P25	PIN_C15	LCD_B3
J5-25	J6P26	PIN_B15	LCD_B4
J5-26	J6P27	PIN_A15	LCD_B5
J5-27	J6P28	PIN_D17	LCD_B6
J5-28	J6P29	PIN_C17	LCD_B7
J5-29			GND
J5-30	J6P30	PIN_B17	LCD_CLK
J5-31	J6P31	PIN_A17	LCD_HS
J5-32	J6P32	PIN_B18	LCD_VS
J5-33	J6P33	PIN_A18	LCD_DE
J5-34	J6P34	PIN_D19	LCD_BL
J5-35	J6P35	PIN_C19	TP_CS
J5-36	J6P36	PIN_B19	TP_MOSI
J5-37		PIN_C21	TP_MISO
J5-38	J6P37	PIN_A19	TP_SCK
J5-39	J6P38	PIN_B20	TP_PEN
J5-40	J6P39	PIN_A20	LCD_RST

6. USB2.0 通讯接口




开发板上通过Cypress CY7C68013A USB2.0控制器芯片实现PC与FPGA间的高速数据通信，CY7C68013A控制器完全符合通用串行总线协议2.0版规范，支持低速（12Mbit/s）以及全速（480Mbit/s）模式。用户通过用USB线连接PC的USB口和开发板的MINI型的USB口(J6)就可以进行USB2.0的数据通信。

CY7C68013A是一款集成USB2.0的微控制器。通过集成USB2.0收发器、SIE(串行接口引擎，serial interface engine)、增强的8051微控制器以及可编程的外部接口于一个单片中。

CY7C68013A与其它器件间的通信很简单，它提供的GPIF于FIFO两种模式可以与FPGA，DSP，ATA，UTOPIA，EPP，PCMCIA等实现无缝的数据交换。

CY7C68013A收发器由一个24MHz的晶振提供时钟，FPGA和CY7C68013A连接的示意



USB2.0 接口(U5 cy7c68013 对应管脚)

网络名	FPGA 映射管脚	备注	软件定义说明
USB_FD0	PIN_P22	USB 数据 bit0	data_out[0]
USB_FD1	PIN_P21	USB 数据 bit1	data_out[1]
USB_FD2	PIN_N22	USB 数据 bit2	data_out[2]
USB_FD3	PIN_N21	USB 数据 bit3	data_out[3]
USB_FD4	PIN_R21	USB 数据 bit4	data_out[4]
USB_FD5	PIN_R22	USB 数据 bit5	data_out[5]
USB_FD6	PIN_U21	USB 数据 bit6	data_out[6]
USB_FD7	PIN_U22	USB 数据 bit7	data_out[7]
USB_FD8	PIN_R19	USB 数据 bit8	data_out[8]
USB_FD9	PIN_R20	USB 数据 bit9	data_out[9]
USB_FD10	PIN_T18	USB 数据 bit10	data_out[10]
USB_FD11	PIN_U20	USB 数据 bit11	data_out[11]
USB_FD12	PIN_W20	USB 数据 bit12	data_out[12]
USB_FD13	PIN_W19	USB 数据 bit13	data_out[13]
USB_FD14	PIN_U19	USB 数据 bit14	data_out[14]
USB_FD15	PIN_T17	USB 数据 bit15	data_out[15]
USB_PA0	PIN_W22	INT0	
USB_PA1	PIN_Y21	INT1	
USB_PA2	PIN_Y22	Slave FIFO 数据输出使能	U_SLOE
USB_PA3	PIN_AA21	WU2	
USB_PA4	PIN_N16	FIFO 的地址 0	out_fifoaddress[0]

USB_PA5	PIN_N18	FIFO 的地址 1	out_fifoaddress[1]
USB_PA6	PIN_N19	包结束信号	PKTEND
USB_PA7	PIN_N20	Slave FIFO 片选	out_slcs
USB_SLRD	PIN_R18	Slave FIFO 读信号	RD
USB_SLWR	PIN_P17	Slave FIFO 写信号	WR
USB_FLAGA	PIN_V21	状态输出信号	
USB_FLAGB	PIN_V22	状态输出信号	in_fifo_full
USB_FLAGC	PIN_W21	状态输出信号	
USB_IFCLK	PIN_N17	同步通讯时钟	IFCLK
USB_CLKOUT	PIN_R17	12/24/48M 时钟输出	


7. 高速 DDR2 DRAM U6



开发板板载了一片高速DDR2 DRAM,型号：MT47H64M16HR-3IT，容量：1Gbit（128M*16bit），16bit总线。开发板上FPGA和DDR2 DRAM相连的是BANK2，BANK3的IO，电平是1.8V。FPGA跟DDR2之间的读写的时钟频率最高166.7MHz，（因为官方DDR2 IP核设定C7芯片最高166.7MHZ）我们实测将FPGA设置为EP4CE30C6可以超频到200MHz运行，可见系统的高速稳定性能非常好。用户如果有兴趣可以自己尝试。

数据频率最高可达333MHz。DDR2的硬件设计需要严格考虑信号完整性，我们在电路设计和PCB设计的时候已经充分考虑了匹配电阻/终端电阻,走线阻抗控制，走线等长控制，保证DDR2的高速稳定的工作。

DDR2 DRAM的硬件连接方式如图所示



DDR2 对应管脚)		
器件名	网络名	FPGA 映射管脚
D0		PIN_W2

D1		PIN_V1
D2		PIN_Y2
D3		PIN_AA1
D4		PIN_Y1
D5		PIN_W1
D6		PIN_U1
D7		PIN_V2
D8		PIN_R2
D9		PIN_N2
D10		PIN_R1
D11		PIN_P2
D12		PIN_N1
D13		PIN_P3
D14		PIN_M3
D15		PIN_P1
A0		PIN_AA3
A1		PIN_AB8
A2		PIN_Y3
A3		PIN_AA8
A4		PIN_AA4
A5		PIN_AB9
A6		PIN_AB3
A7		PIN_AA9
A8		PIN_AA5
A9		PIN_AB10
A10		PIN_AA7
A11		PIN_AB5
A12		PIN_AA10
A13		PIN_Y7
A14		PIN_Y10
A15		PIN_AB7
BA0		PIN_W7
BA1		PIN_W6
BA2		PIN_U8
DM0		PIN_T5
DM1		PIN_U2
DQS0		PIN_T4
DQS1		PIN_P4
ODT		PIN_V7
CAS		PIN_P6
RAS		PIN_R7
CS		PIN_U7
WE		PIN_M4
CLKN		PIN_V5
CLKP		PIN_V6
CKE		PIN_M1

8.串行 Flash（EPCS 配置芯片）

开发板上使用了一片 64Mbit 大小的配置芯片，型号为 M25P64。此芯片跟配置芯片 EPCS64 完全兼容，我们在做配置芯片选择时，可以直接选择 EPCS64 即可。由于它的非易失特性，在使用中，配置芯片可以作为 FPGA 系统的配置信息的存储，掉电也可以保存信息内容。当重新上电时，配置芯片 EPCS64 将配置信息传送到 FPGA 中，然后进行运行。

SPI FLASH的具体型号和相关参数见表5.1。

位号	芯片类型	容量	厂家
U2	M25P64VMF	64M Bit	ST



EPCS 对应管脚		
器件名	网络名	FPGA 映射管脚
DATA0	DATA	K1
DCLK	DCLK	K2
SCE	NCS	E2
SDO	ASDI	D1


9. QSPI FLASH

开发板上使用了一片 128Mbit 大小的 Quad-SPI FLASH 芯片用于存储用户数据或文件，芯片型号为 W25Q128，它使用 3.3V CMOS 电压标准。由于它的非易失特性，在使用中， QSPI FLASH 可以作为用户数据的掉电存储。主要包括用户数据，图像信息和系统文件等等。

QSPI FLASH 的具体型号和相关参数见表 5.1。

位号	芯片类型	容量	厂家
U17	W25Q128BV	128M Bit	Winbond

在原理图中的位置是U15






SPI QFLASH（U15 W25Q128)对应管脚		
器件名	网络名	FPGA 映射管脚
CLK	QSPI_CLK	PIN_C4
CS	QSPI_CS	PIN_G7
IO0	QSPI_IO0	PIN_F7
IO1	QSPI_IO1	PIN_H10
IO2	QSPI_IO2	PIN_G10
IO3	QSPI_IO3	PIN_G8

10. EEPROM 24LC04

开发板板载了一片 EEPROM，型号为 24LC04,容量为：4Kbit（2*256*8bit），由 2 个 256byte 的 block 组成，通过 IIC 总线进行通信。板载 EEPROM 就是为了学习 IIC 总线的通信方式。EEPROM 一般用在仪器仪表等设

计上，用作一些参数的存储，掉电不丢失。这种芯片操作简单，具有极高的性价比，所以虽然容量比较小，但价格非常便宜，对于那些对成本要求很高的产品来说，是个不错的选择。

图 8.1 为 EEPROM 的原理图



E2PROM (U12 24LC04)对应管脚

器件名	网络名	FPGA 映射管脚
SCL	E2PROM_SCL	PIN_B2
SDA	E2PROM_SDA	PIN_G3

11. 实时时钟 DS1302


开发板板载了一片实时时钟 RTC 芯片，型号 DS1302，他的功能是提供到 2099 年内的日历功能，年月日时分秒还有星期。如果系统中需要时间的话，那么 RTC 就需要涉及到产品中。他外部需要接一个 32.768KHz 的无源时钟，提供精确的时钟源给时钟芯片，这样才能让 RTC 可以准确的提供时钟信息给产品。同时为了产品掉电以后，实时时钟还可以正常运行，一般需要另外配一个电池给时钟芯片供电，图 11.1 中的 J10 为电池插座，插头标准 1.25MM,可以直接接上标准笔记本时钟电池,如图 11.0 所示电池，我们将笔记本电池（电压为 3V）接上以后，当系统掉电池，纽扣电池还可以给 DS1302 供电，这样，不管产品是否供电，DS1302 都会正常运行，不会间断，可以提供持续不断的时间信息。


图11.0为DS1302供电的标准笔记本BIOS电池。





图11.1为DS1302原理图






实时时钟（U14 DS1302)对应管脚

器件名	网络名	FPGA 映射管脚
SCLK	RTC_SCLK	PIN_H6
RST	RTC_RST	PIN_K7


DATA	RTC_DATA	PIN_J6

12. 千兆网络



开发板上通过 Realtek RTL8211EG 以太网 PHY 芯片为用户提供网络通信服务。
TL8211EG 芯片支持 10/100/1000 Mbps 自协商网络传输速率，通过 GMII 接口跟 FPGA 进行数据通信。
RTL8211EG 支持MDI/MDX 自适应，各种速度自适应，Master/Slave 自适应，支持 MDIO 总线进行 PHY 的寄存器管理。
RTL8211EG 上电会检测一些特定的 IO 的电平状态，从而确定自己的工作模式。表 10.1 描述了 GPHY 芯片上电之后的默认设定信息。
配置 Pin 脚 说明 配置值
PHYAD[2:0] MDIO/MDC 模式的 PHY 地址 PHY Address 为 001
SELRGV 3.3V,2.5V,1.5/1.8V 电压选择 3.3V
AN[1:0] 自协商配置 (10/100/1000M)自适应
RX Delay RX 时钟 2ns 延时 延时
TX Delay TX 时钟 2ns 延时 延时
MODE RGMII 或 GMII 选择 GMII
表 10.1 PHY 芯片默认配置值
当网络连接到千兆以太网时，FPGA 和 PHY 芯片 RTL8211EG 的数据传输时通过 GMII 总线通信，传输时钟为 125Mhz。 接收时钟 E_RXC 由 PHY 芯片提供，发送时钟 E_GTXC 由 FPGA 提供，数据在时钟的上升沿采样。
当网络连接到百兆以太网时，FPGA 和 PHY 芯片 RTL8211EG 的数据传输时通过 MII 总线通信，传输时钟为 25Mhz。接收时钟 E_RXC 和发送时钟 E_TXC 都由 PHY 芯片提供，数据在时钟的上升沿采样。

图为 FPGA 与以太网 PHY 芯片连接示意图:



1GNET（千兆网络对应管脚）


网络名	FPGA 映射管脚	备注
E_RXD0	PIN_B3	接收数据 Bit0
E_RXD1	PIN_A3	接收数据 Bit1
E_RXD2	PIN_B4	接收数据 Bit2
E_RXD3	PIN_A4	接收数据 Bit3
E_RXD4	PIN_B5	接收数据 Bit4
E_RXD5	PIN_A5	接收数据 Bit5
E_RXD6	PIN_B6	接收数据 Bit6
E_RXD7	PIN_A6	接收数据 Bit7
E_TXD0	PIN_B7	发送数据 bit0
E_TXD1	PIN_A7	发送数据 bit1
E_TXD2	PIN_B8	发送数据 bit2
E_TXD3	PIN_A8	发送数据 bit3
E_TXD4	PIN_B9	发送数据 bit4
E_TXD5	PIN_A9	发送数据 bit5
E_TXD6	PIN_B10	发送数据 bit6
E_TXD7	PIN_A10	发送数据 bit7
E_TXC	PIN_F9	MII 发送时钟
E_MDIO	PIN_C10	MDIO 管理数据
E_MDC	PIN_D10	MDIO 管理时钟
E_TXER	PIN_E10	发送错误信号
E_TXEN	PIN_C7	发送使能信号
E_GTXC	PIN_C6	GMII 发送时钟
E_CRS	PIN_D7	Carrier Sense 信号
E_COL	PIN_D6	Collision 信号
E_RXER	PIN_E6	接收数据错误
E_RESET	PIN_C8	复位信号
E_RXC	PIN_C3	GMII 接收时钟
E_RXDV	PIN_E5	接收数据有效信号


13. JTAG 接口

首先我们来说 FPGA 的配置和调试接口：JTAG 接口。JTAG 接口的作用是将编译好的程序（.sof）下载到 FPGA 中或把配置文件(.jic)下载到配置芯片 EPCS64 中， sof 文件下载到 FPGA 后，掉电以后就会丢失，需要上电重新下载才可以。但固化到配置芯片中的 JIC 文件，掉电以后就不会丢失，重新上电后 FPGA 会读取配置芯片 EPCS64 中的配置文件并运行。

为了防止静电，或带电误拔插损坏 JTAG 接口，造成昂贵的 FPGA 芯片报废，我们对 JTAG 端口做了 ESD 保护。

电路连接







http://www.hseda.com


14.时钟源

我们给开发板提供时钟源的 50M 和 27M 有源晶振电路。晶振输出连接到 FPGA 的全局时钟(GCLK Pin G1，G22)，这个 GCLK 可以用来驱动 FPGA 内的用户逻辑电路，用户可以通过配置 FPGA 内部的 PLLs 来实现更高的时钟。






电路连接




系统时钟对应管脚		
器件名	网络名	FPGA 映射管脚
Y1(27M)	CLKY1	G22
Y2(50M)	CLKY2	G1

15.复位电路




电路连接




S5	SYSRESET	E4

16.电源



电路连接



开发板通过+5V供电，通过三路DC/DC电源芯片MP1482转化成+3.3V/2A，

通过3路LDO LT1117产生+2.5V/800MA, +1.2V/800MA， +1.8V/800MA， 1.8V通过精密电阻分压生成DDR2需要的VTT和VREF电压, U13可以单独为BANK6（J11）提供不同的电压等级，满足不同的需求。

各个电源分配的功能如下表所示：

+3.3V

FPGA IO，以太网，串口，FLASH, EEPROM ,QFLASH,实时时钟，USB2.0以及SD card


+1.2V FPGA Core


+1.8V DDR2, FPGA Bank2 Bank3

+2.5V FPGA Analog Power

VREF, VTT 0.9V, DDR2参考电压和端接电压


VCCIO6: BANK6电源J11接口（预留LDO位，芯片型号：PAM3101DAB330，LDO又高精度低噪声特性，最大电流300MA,可以选择1.2V,1.8V,2.5V,2.8等不同电压等级芯片）默认通过R53接3.3V电源。






我们在设计PCB的时候，采用6层PCB，预留了独立的电源层和GND层，使得整个开发板的电源，具有非常好的稳定性。在PCB板上我们预留了各个电源的测试点，以便用户确认板上的电压

17.USB 转 RS232 接口



电路连接




采用目前比较流行的CH340芯片(以前的版本是采用PL2303)完成USB转串口的功能，因为目前PC上基本已经没有RS232接口了。通过这个接口可以方便实现串口功能的应用。

使用之前要先安装USB转串口的驱动。驱动程序在配套光盘。

USB转RS232应管脚		
器件名	网络名	FPGA映射管脚
RXD	RXD	PIN_P16
TXD	TXD	PIN_P20

18.SD 卡




SD 卡(Secure Digital Memory Card)是一种基于半导体闪存工艺的存储卡，1999 年由日本松下主导概念，参与者东芝和美国 SanDisk 公司进行实质研发而完成。2000 年这几家公司发起成立了 SD 协会(Secure Digital Association 简称 SDA)，阵容强大，吸引了大量厂商参加。其中包括 IBM，Microsoft，Motorola，NEC、Samsung 等。在这些领导厂商的推动下，SD 卡已成为目前消费数码设备中应用最广泛的一种存储卡。
SD 卡是现在非常常用的存储设备，我们扩展出来的 SD 卡，支持 SPI 模式和 SD 模式，使用的 SD 卡为 MicroSD 卡。原理图如图所示。

SD/TF 卡座对应管脚

器件名	网络名	FPGA 映射管脚
1	TF_DATA0	PIN_H14
2	TF_DATA1	PIN_H15
3	TF_DATA2	PIN_A16
4	TF_DATA3	PIN_B16
5	TF_CMD	PIN_E16
6	TF_CLK	PIN_F16

19.LVDS 接口


核心板引出了 6 对 LVDS，并按照 LVDS 电气规范进行 100ohm 等长布线，并做了详细标注。用户可以连接高速 LVDS 外设，因为平时我们做普通 IO 端口使用，所以我们没有加 100ohm LVDS 终端匹配电阻，用户如果有需求可以自己在 J11 排针上加上，标准 0603 封装电阻就可以正常使用。并且可以根据需要改变 BANK6 的电压，从而适应不同的电平标准。LVDS 接口有 2.8V, 1.8V 等不同电压。




IO, DIFFIO_R23p, (DM0R)/(DM1R/BWS#1R)/(DM1R/BWS#1R) J21 J11P27
IO, DIFFIO_R22n, (DQ0R)/(DQ1R)/(DQ1R) H22 J11P24 R22N
IO, DIFFIO_R22p, (DQ0R)/(DQ1R)/(DQ1R) H21 J11P23 R22P
IO, DIFFIO_R20n K17 J11P29
IO, DIFFIO_R20p, (DQ0R)/(DQ1R)/(DQ1R) K18 J11P30
IO, VREFB6N2 J18 J11P26
IO, DIFFIO_R18n, (DQ0R)/(DQ1R)/(DQ1R) F22 J11P16 R18N
IO, DIFFIO_R18p, (DQ0R)/(DQ1R)/(DQ1R) F21 J11P15 R18P
IO, DIFFIO_R13n, (DQ0R)/(DQ1R)/(DQ1R) H20 J11P22
IO, DIFFIO_R13p, (DQ0R)/(DQ1R)/(DQ1R) H19 J11P21
IO, DIFFIO_R12n, (nWE), (DQ0R)/(DQ1R)/(DQ1R) E22 J11P11 R12N
IO, DIFFIO_R12p, (nOE), (_)/(DQ1R)/(DQ1R) E21 J11P10 R12P
IO, VREFB6N1 H18 J11P20
IO, DIFFIO_R10n J17 J11P25
IO, DIFFIO_R10p H16
IO, DIFFIO_R9n, (DM2R)/(DM1R/BWS#1R)/(DM1R/BWS#1R) D22 J11P9 R9N
IO, DIFFIO_R9p, (_)/(DQ1R)/(DQ1R) D21 J11P8 R9P
IO, DIFFIO_R8n, (nAVD), (DQ2R)/(DQ1R)/(DQ1R) F20 J11P14 R8N
IO, DIFFIO_R8p, (DQ2R)/(DQ1R)/(DQ1R) F19 J11P13 R8P
IO, DIFFIO_R7n, (PADD23), (DQ2R)/(DQ1R)/(DQ1R) G18 J11P18
IO, DIFFIO_R7p H17 J11P19
IO, DIFFIO_R6n, (DQ2R)/(DQ1R)/(DQ1R) C22 J11P6
IO, DIFFIO_R6p, (DQ2R)/(DQ1R)/(DQ1R) C21
IO, DIFFIO_R5n, (PADD22), (DQ2R)/(DQ1R)/(DQ1R) B22 J11P3 R5N
IO, DIFFIO_R5p, (PADD21), (DQ2R)/(DQ1R)/(DQ1R) B21 J11P2 R5P

开发板的扩展口J11的信号都连接到FPGA的Bank6上，在硬件设计上我们已经考虑到LVDS的信号的数据传输，所以在PCB走线的时候使用等长并且100ohm的差分对走线，另外IO的电压BANK6专用LDO在3.3V和2.8V，2.5V，1.8V的切换。所以用户能实现不同电压的LVDS的高速数据通信。

扩展口J11的100ohm差分走线：




J11，BANK6的电压是可以根据需要进行改变。



20.扩展接口 J6 和 J7，J11

电路连接如图所示，这个扩展口主要用来和外设扩展板连接。比较连接EDA底板等，其中J7的PIN40脚可以选择接到GND或5V位置。默认是接GND。用户根据实际需求进行选择。其中J6，J11如果外接模块是可以互换的，只要改变一下管脚定义就可以了。J11是FPGA BANK6的引出端口，我们做了5对LVDS差分布线，并且BNAK6的电平标准是可以调整从而满足LVDS的使用要求，默认3.3V I/O电平标准。其中J7，由于供电端口的不同，如果要和J6插上同样的模块进行互换要改变一下电阻的配置就可以了。也就是短接R6，R17，取下R7，R14就可以实现3个扩展端口的任意互换了。也就是3个端口可以插上同样的模块进行使用。

http://www.hseda.com



扩展口 J6 对应管脚		
器件名	**网络名**	**FPGA 映射管脚**
J6-1	5V	
J6-2	CLK3	PIN_B11
J6-3	CLK2	PIN_A11
J6-4	CLK1	PIN_B12
J6-5	GND	
J6-6	J6P6	PIN_F11
J6-7	J6P7	PIN_E11
J6-8	J6P8	PIN_E12
J6-9	J6P9	PIN_G13
J6-10	J6P10	PIN_F13
J6-11	J6P11	PIN_E13
J6-12	J6P12	PIN_D13
J6-13	J6P13	PIN_C13
J6-14	J6P14	PIN_B13
J6-15	J6P15	PIN_A13
J6-16	J6P16	PIN_G14
J6-17	J6P17	PIN_F14
J6-18	J6P18	PIN_E14
J6-19	J6P19	PIN_B14
J6-20	J6P20	PIN_A14
J6-21	J6P21	PIN_G15
J6-22	J6P22	PIN_F15
J6-23	J6P23	PIN_E15
J6-24	J6P24	PIN_D15
J6-25	J6P25	PIN_C15
J6-26	J6P26	PIN_B15
J6-27	J6P27	PIN_A15
J6-28	J6P28	PIN_D17

J6-29	J6P29	PIN_C17
J6-30	J6P30	PIN_B17
J6-31	J6P31	PIN_A17
J6-32	J6P32	PIN_B18
J6-33	J6P33	PIN_A18
J6-34	J6P34	PIN_D19
J6-35	J6P35	PIN_C19
J6-36	J6P36	PIN_B19
J6-37	J6P37	PIN_A19
J6-38	J6P38	PIN_B20
J6-39	J6P39	PIN_A20
J6-40	5V	

扩展口 J7 对应管脚

器件名	网络名	FPGA 映射管脚
J7-1	GND/NC	
J7-2	J7P2	PIN_T12
J7-3	J7P3	PIN_V12
J7-4	J7P4	PIN_T13
J7-5	J7P5	PIN_U13
J7-6	J7P6	PIN_V13
J7-7	J7P7	PIN_W13
J7-8	J7P8	PIN_Y13
J7-9	J7P9	PIN_V14
J7-10	J7P10	PIN_W14
J7-11	J7P11	PIN_T14
J7-12	J7P12	PIN_U14
J7-13	J7P13	PIN_T15
J7-14	J7P14	PIN_U15
J7-15	J7P15	PIN_W15
J7-16	J7P16	PIN_V15
J7-17	J7P17	PIN_U16
J7-18	J7P18	PIN_V16
J7-19	J7P19	PIN_R16
J7-20	J7P20	PIN_T16
J7-21	J7P21	PIN_Y17
J7-22	J7P22	PIN_W17
J7-23	J7P23	PIN_U17
J7-24	J7P24	PIN_AB13
J7-25	J7P25	PIN_AA13
J7-26	J7P26	PIN_AB14
J7-27	J7P27	PIN_AA14
J7-28	J7P28	PIN_AB15
J7-29	J7P29	PIN_AA15
J7-30	J7P30	PIN_AB16
J7-31	J7P31	PIN_AA16
J7-32	J7P32	PIN_AB17
J7-33	J7P33	PIN_AA17

www.hseda.com

J7-34	J7P34	PIN_AB18
J7-35	J7P35	PIN_AA18
J7-36	J7P36/GND	PIN_AB19
J7-37	J7P37	PIN_AA19
J7-38	J7P38	PIN_AB20
J7-39	J7P39	PIN_AA20
J7-40	5V/GND	


扩展口 J11 对应管脚

器件名	网络名	FPGA 映射管脚
J11-1	5V	
J11-2	J3P46	PIN_B21
J11-3	J3P45	PIN_B22
J11-4	J3P44	PIN_C20
J11-5	GND	
J11-6	J3P42	PIN_C22
J11-7	J3P41	PIN_D20
J11-8	J3P40	PIN_D21
J11-9	J3P39	PIN_D22
J11-10	J3P38	PIN_E21
J11-11	J3P37	PIN_E22
J11-12	J3P36	PIN_F17
J11-13	J3P35	PIN_F19
J11-14	J3P34	PIN_F20
J11-15	J3P33	PIN_F21
J11-16	J3P32	PIN_F22
J11-17	J3P31	PIN_G17
J11-18	J3P30	PIN_G18
J11-19	J3P29	PIN_H17
J11-20	J3P28	PIN_H18
J11-21	J3P27	PIN_H19
J11-22	J3P26	PIN_H20
J11-23	J3P25	PIN_H21
J11-24	J3P24	PIN_H22
J11-25	J3P23	PIN_J17
J11-26	J3P22	PIN_J18
J11-27	J3P21	PIN_J21
J11-28	J3P20	PIN_J22
J11-29	J3P19	PIN_K17
J11-30	J3P18	PIN_K18
J11-31	J3P17	PIN_K19
J11-32	J3P16	PIN_K21
J11-33	J3P15	PIN_K22
J11-34	J3P14	PIN_L21
J11-35	J3P13	PIN_L22
J11-36	J3P12	PIN_M19
J11-37	J3P11	PIN_M20
J11-38	J3P10	PIN_M21
J11-39	J3P9	PIN_M22
J11-40	5V	

http://www.hseda.com


通过调整J7端口的电阻配置，就可以实现3个端口插上相同的模块，实现多路同时工作。






第三章 核心板与不同模块组合实验展示


与摄像头+TFT3.2 寸触摸屏+AD 模块组合




与 3 块双通道 AD 模块组合成 6 路 AD 数据采集系统




与 7 寸 LCD 连接


连接7寸屏
24bit VGA 音频模块
摄像头模块
双通道AD模块

混合搭配


同时连接3种不同AD/DA模块
3种模块都是独立IO可以同时工作，互补影响
7寸LCD
16bit 8通道AD模块
高速AD+DA DDS模块
双通道12bit AD模块

与 EDA7.0 主板组合成 EDA+SOPC 开发系统



与 EDA6.1 主板组合成 EDA+SOPC 综合教学开发系统





双 MT9M001 摄像头实验

http://www.hseda.com


双MT9M001摄像头采集图像通过
USB2.0传输图像到PC端显示保存
EP4CE30 VER6.0核心板
双MT9M001摄像头



双黑白摄像头保存图像
保存图像为BMP格式
双彩色摄像头采集保存图像


MT9M001摄像头1
MT9M001摄像头2
EP4CE30VER6.0核心板
如果选用彩色摄像头，会显示彩色图像
7寸LCD屏显示效果
可以通过板上按键
切换左右摄像头单独
一个显示，2个摄像头
拼接显示等效果
摄像头1显示
摄像头2显示
双MT9M001采集图像到DDR2拼接以后到LCD7寸屏显示






双 MT9M034 高清摄像头实验


双MT9M34采集到7寸LCD显示


双MT9M034采集图像通过USB2.0传输到PC端显示保存
Function
可以通过按键切换一个摄像头显示
左右拼接显示，上下拼接显示等


双MT9M034高清摄像头采集到VGA显示
CAMERA1显示
CAMERA2显示
CAMERA2
CAMERA1
EP4CE30 VER6.0核心板

AD/DA 虚拟仪器实验





http://www.hseda.com


部分实验效果展示
VER6.1
双高清MT9M034摄像头图像通过USB2.0传输到PC端显示保存
双MT9M034采集到VGA显示
双MT9M034采集图像通过USB2.0传输到PC端显示保存
可以通过按键切换一个摄像头显示
左右拼接显示，上下拼接显示等
双MT9M034采集到7寸LCD显示
双OV7725采集到2.8寸液晶显示
高速AD/DA虚拟仪器示波器
AD/DA采集通过网络传输到PC
EP4CE30 V6.0+高速AD/DA示波器实验
OV5640采集到VGA显示
OV5640通过网络传输图像到PC显示保存
高速AD采集数据通过USB传输到PC显示保存